AMD pripravlja povsem novo arhitekturo za izjemne procesorje prihodnosti

Podjetje AMD je objavilo tehnični dokument »Performance Monitor Counters for AMD Family 1Ah Model 50h–57h Processors«, ki ga je odkril InstLatX64 in razkriva številne arhitekturne podrobnosti prihajajočih procesorjev Zen 6, vključno z EPYC »Venice« za podatkovne centre. Iz dokumenta je razvidno, da Zen 6 ni zgolj nadgradnja Zena 5, temveč popolnoma nova zasnova z drugačnim pristopom.

AMD je o Zen 6 do zdaj govoril le splošno, pri čemer je omenil do 256 jeder in uporabo TSMC‑jevega 2‑nm razreda proizvodnje. Nova PMC‑dokumentacija pa razkriva, da Zen 6 zapušča postopno evolucijo Zen 4/Zen 5 in uvaja bistveno širšo, na prepustnost usmerjeno arhitekturo. Jedro uporablja osem‑režno razpošiljanje ukazov ter SMT, kar omogoča dvema nitma dinamično tekmovanje za skupne vire.

Tak pristop pomeni, da enonitna zmogljivost pri enakih frekvencah ne bo vedno dosegla ravni Applovih izjemno širokih jeder. Vendar pa lahko Zen 6 v nalogah, ki izkoriščajo paralelizem in visoko prepustnost, doseže izjemne rezultate. Prisotnost števcev za neizkoriščene razpošilne reže, zastoje v ozadju in izgube pri izbiri niti dodatno potrjuje AMD‑jev poudarek na širokem izvajanju in SMT‑arbitraži.

Zen 6 močno razširja tudi zmogljivosti vektorskega in plavajočega računanja. Dokumentacija potrjuje polno AVX‑512 izvedbo za FP64, FP32, FP16 in BF16, vključno z operacijami FMA/MAC ter mešanimi FP‑INT ukazi, kot so VNNI, AES in SHA. Arhitektura omogoča tako visoko 512‑bitno prepustnost, da je moral AMD združiti nekatere števce za natančno merjenje.

Zen 6 deluje kot prva AMD‑jeva mikroarhitektura, zasnovana primarno za podatkovne centre. Katere funkcije bodo našle pot v namizne procesorje, še ni jasno, vendar trenutni podatki kažejo, da bodo Zen 6 čipi pravi matematični velikani.